(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-88146

(43)公開日 平成11年(1999)3月30日

(51) Int.Cl.6

識別記号

FΙ

HO3K 19/0185

H03K 19/00

101B

審査請求 未請求 請求項の数5 OL (全 9 頁)

		The state of the s
(21)出願番号	特願平9-239910	(71)出願人 000005223
		富士通株式会社
(22)出願日	平成9年(1997)9月4日	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 二宮 和博
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 内田 敏也
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 道地 ひろ子
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 弁理士 土井 健二 (外1名)
		CONTRACT OF THE TANK OF THE


(54)【発明の名称】 レベルインターフェース回路

(57)【要約】

【課題】LVTTLとSSTLの両方のレベルインターフェース回路機能を実現する。

【解決手段】LVTTLの入力INとレファレンスレベルV ref により動作する第一のインターフェース回路を、内部電源V iiを電源にした差動増幅回路で構成し、SSTLの入力INとレファレンスレベルV ref により動作する第二のインターフェース回路を、外部電源V ccを電源にした差動増幅回路で構成し、LVTTLとSSTLの判定回路の判定結果により、両インターフェース回路の電流源トランジスタを選択的に導通させる。

本発明の実施の形態例のレベルインターフェース回路



【特許請求の範囲】

【請求項1】固定電位のHレベル、Lレベル及びその中 間の第一のレファレンスレベルを有する第一のインター フェースの入力、または、電源電圧に応じて決められた 第二のレファレンスレベル、Hレベル、Lレベルを有す る第二のインターフェースの入力が供給され、前記入力 と前記レファレンスレベルを比較して出力を生成するレ ベルインターフェース回路において、

前記入力と第一のレファレンスレベルがそれぞれのゲー トに供給され、ソースが共通接続された第一及び第二の 10 トランジスタと、該第一及び第二のトランジスタのソー ス側に接続された第一の電流源トランジスタと、該第一 及び第二のトランジスタのドレインと前記電源電圧より 低い固定の内部電圧との間に設けられた第一の負荷回路 とを有する第一のインターフェース回路と、

前記入力と第二のレファレンスレベルがそれぞれのゲー トに供給され、ソースが共通接続された第三及び第四の トランジスタと、該第三及び第四のトランジスタのソー ス側に接続された第二の電流源トランジスタと、該第三 及び第四のトランジスタのドレインと前記電源電圧との 20 間に設けられた第二の負荷回路とを有する第二のインタ ーフェース回路と、

前記入力が第一または第二のインターフェースのいずれ かに対応するかを判定し、それに応じて前記第一または 第二の電流源トランジスタを導通する選択回路とを有す ることを特徴とするレベルインターフェース回路。

【請求項2】請求項1において、

更に、前記選択回路の判定に応じて、前記第一または第 二のトランジスタのドレインまたは第三または第四のト ランジスタのドレインを、前記出力が供給される出力端 30 ができるレベルインターフェース回路に関する。 子に接続するスイッチ回路を有することを特徴とするレ ベルインターフェース回路。

【請求項3】請求項1において、

更に、前記選択回路の判定に応じて、前記第一のトラン ジスタのゲートまたは第三のトランジスタのゲートを、 前記入力が供給される入力端子に接続するスイッチ回路 を有することを特徴とするレベルインターフェース回 路。

【請求項4】固定電位のHレベル、Lレベル及びその中 間の第一のレファレンスレベルを有する第一のインター 40 フェースの入力、または、電源電圧に応じて決められた 第二のレファレンスレベル、Hレベル、Lレベルを有す る第二のインターフェースの入力が供給され、前記入力 と前記レファレンスレベルを比較して出力を生成するレ ベルインターフェース回路において、

前記入力とレファレンスレベルがそれぞれのゲートに供 給されソースが共通接続された第一及び第二のトランジ スタと、該第一及び第二のトランジスタのソース側に接 続された電流源トランジスタと、該第一及び第二のトラ ンジスタのドレインにそれぞれ接続された負荷回路と、

前記負荷回路と前記電源電圧との間に設けられた電圧制

前記入力が第一または第二のインターフェースのいずれ かに対応するかを判定し、それに応じて前記電圧制御用 トランジスタのインピーダンスを高くまたは低くする電 圧制御回路を更に有することを特徴とするレベルインタ ーフェース同路。

御用トランジスタとを有し、

【請求項5】固定電位のHレベル、Lレベル及びその中 間の第一のレファレンスレベルを有する第一のインター フェースの入力、または、電源電圧に応じて決められた 第二のレファレンスレベル、Hレベル、Lレベルを有す る第二のインターフェースの入力が供給され、前記入力 と前記レファレンスレベルを比較して出力を生成するレ ベルインターフェース回路において、

前記入力とレファレンスレベルがそれぞれのゲートに供 給されソースが共通接続された第一及び第二のトランジ スタと、該第一及び第二のトランジスタのソース側に接 続された電流源トランジスタと、該第一及び第二のトラ ンジスタのドレインと前記電源電圧との間にそれぞれ設 けられた負荷回路とを有し、

前記入力が第一または第二のインターフェースのいずれ かに対応するかを判定し、それに応じて前記電流源トラ ンジスタのインピーダンスを低くまたは高くする選択回 路を更に有することを特徴とするレベルインターフェー ス回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、異なるインターフ ェース規格の入力とレファレンスレベルに対応すること

[0002]

【従来の技術】ダイナミックRAMやその他の集積回路 装置に対するインターフェースは、従来からLVTTL (Low Voltage Transistor Transistor Logic)が広く利 用されてきた。このLVTTLは、5V電源電圧による TTLレベルに対して、やや低い3.3Vの電源電圧を 利用した低電圧TTLレベルである。LVTTLでは、 Hレベルが2.0 V以上、Lレベルが0.8 V以下であ ることが仕様上義務付けられている。そして、レファレ ンスレベルVref は、その中間の1. 4Vに固定され る。このLVTTLは、システムのバスは開放端で使用 されることから、高速動作のもとではリンギングによる ノイズが大きくなる欠点を有する。

【0003】そこで、近年において高速動作に適したイ ンターフェースとしてSSTL(Series Stub Terminat ion Logic)が提唱されている。このSSTLでは、シス テムのバスを所定の抵抗で終端させて、高速動作時のメ イズの発生を防止する。SSTLでは、レファレンスレ ベルV ref は、電源電圧V ccの0.45倍近傍(0.4 50 3~0.47倍)のレベルであり、電源電圧の変動に併

せてレファレンスレベルV ref も変動する。そして、信 号のHレベルは、レファレンスレベルV ref から0.2 V高いレベルに、信号のLレベルは、レファレンスレベ ルV ref から0.2 V低いレベルに設定される。

【0004】図8は、上記の両インターフェースのLV TTLとSSTLのレベルの関係を示す図である。LV TTLの場合は、上記の通り電源電圧Vccにかかわら ず、レファレンスレベルV ref がグランド V ssから約 1. 4 V高いレベルに設定されていて、一般に集積回路 装置内部で生成される。また、SSTLの場合は、レフ ァレンスレベルVref が電源電圧Vccの変動に応じて変 動し、集積回路装置には外部からレファレンスレベルV ref が供給される。即ち、SSTLの場合は、システム バス全体が、電源V ccの変動に追従してレファレンスレ ベルV ref 及び信号のHまたはLレベルも変動するプラ ットフォームであり、電源電圧の変動に強い。

【0005】図7は、従来のレベルインターフェース回 路の例を示す図である。この例では、入力INとレファ レンスレベルV ref がゲートに供給されるN型トランジ ンドVssとの間に設けられ、イネーブル信号ENにより 制御される電流源トランジスタQ3と、更に、トランジ スタQ1, Q2のドレインと内部電源Viiとの間にP型 トランジスタР1, Р2からなる負荷回路を有する。と の負荷回路は、カレントミラー回路を構成し、両側の電 流値がトランジスタ P1, P2の面積に比例した値に制 御される。また、内部電源Viiは電源電圧Vccから生成 される低い電圧であり、電源電圧Vccの変動の影響を受 けない固定電位を有する。出力端子OUTは、トランジ スタQ1のドレインに接続され、図示しない後段のCM 30 OS回路に与えられる。

【0006】このレベルインターフェース回路は、外部 から与えられる入力 I NをレファレンスレベルV ref と 比較し、入力のHレベルとLレベルに応じて、後段のC MOS回路のレベルに整合したレベルの信号を出力端子 OUTに生成する。

[0007]

【発明が解決しようとする課題】しかしながら、上記し たレベルインターフェース回路を、例えばLVTTLに 適合させて回路設計を行うと、SSTLの入力INとレ 40 ファレンスレベルV refに対して、十分な動作マージン を有することができない。

【0008】今仮に、図7に示される通り、内部電源V iiが負荷回路のP型トランジスタP1、P2のソースに 供給されたとすると、LVTTLに対応したレファレン スレベルV ref と入力 I NがトランジスタQ2, Q1の ゲートに供給される場合は、正常に動作する。しかし、 トランジスタQ2, Q1のゲートにSSTLに対応した レファレンスレベルVref と入力INが供給されると、 電源電圧Vccの変動による上昇によりレファレンスレベ 50 Lのインターフェースに最適な構成を有し、第二のイン

ルVref (=Vcc×0.45)及び入力INも上昇し、 共通ソースノードn s に対してゲート電圧が高くなりす ぎ、トランジスタQ1、Q2が飽和領域で動作する可能 性がある。その結果、出力OUTが十分な振幅を有しな いことになり、正常な差動回路動作が不可能になる。逆 に、電源電圧 V ccの変動による下降により、レファレン スレベルVref (= Vcc×0.45)及び入力INも下 降し、共通ソースノードnsに対してゲート電圧が低く なりすぎ、トランジスタQ1, Q2が十分導通できない 領域で動作する可能性がある。その場合も、出力OUT に適切な振幅を持つ信号を生成できなくなる。

【0009】この様に、電源電圧に依存しないLVTT しのインターフェースと、電源電圧に依存したレベルを 有するSSTLのインターフェースとを上記の差動回路 で対応することは困難である。

【0010】そこで、本発明の目的は、異なるインター フェースの信号に対応することが可能なレベルインター フェース回路を提供することにある。

【0011】更に、本発明の別の目的は、固定電位のレ スタQ1、Q2と、それらの共通ソース端子nsとグラ 20 ベルを有するインターフェースと、電源電圧に依存した レベルを有するインターフェースの両方に対応可能なレ ベルインターフェース回路を提供することにある。

[0012]

【課題を解決するための手段】上記の目的を達成する為 に、第一の発明は、固定電位のHレベル、Lレベル及び その中間の第一のレファレンスレベルを有する第一のイ ンターフェースの入力、または、電源電圧に応じて決め られた第二のレファレンスレベル、Hレベル、Lレベル を有する第二のインターフェースの入力が供給され、前 記入力と前記レファレンスレベルを比較して出力を生成 するレベルインターフェース回路において、前記入力と 第一のレファレンスレベルがそれぞれのゲートに供給さ れ、ソースが共通接続された第一及び第二のトランジス タと、該第一及び第二のトランジスタのソース側に接続 された第一の電流源トランジスタと、該第一及び第二の トランジスタのドレインと前記電源電圧より低い固定の 内部電圧との間に設けられた第一の負荷回路とを有する 第一のインターフェース回路と、前記入力と第二のレフ ァレンスレベルがそれぞれのゲートに供給され、ソース が共通接続された第三及び第四のトランジスタと、該第 三及び第四のトランジスタのソース側に接続された第二 の電流源トランジスタと、該第三及び第四のトランジス タのドレインと前記電源電圧との間に設けられた第二の 負荷回路とを有する第二のインターフェース回路と、前 記入力が第一または第二のインターフェースのいずれか に対応するかを判定し、それに応じて前記第一または第 二の電流源トランジスタを導通する選択回路とを有する ことを特徴とする。

【0013】第一のインターフェース回路は、LVTT

ターフェース回路は、SSTLのインターフェースに最 適な構成を有するので、それぞれ適正なレベルインター フェース機能を提供することができる。

【0014】上記の目的を達成する為に、第二の発明 は、固定電位のHレベル、Lレベル及びその中間の第一 のレファレンスレベルを有する第一のインターフェース の入力、または、電源電圧に応じて決められた第二のレ ファレンスレベル、Hレベル、Lレベルを有する第二の インターフェースの入力が供給され、前記入力と前記レ ファレンスレベルを比較して出力を生成するレベルイン 10 ターフェース回路において、前記入力とレファレンスレ ベルがそれぞれのゲートに供給されソースが共通接続さ れた第一及び第二のトランジスタと、該第一及び第二の トランジスタのソース側に接続された電流源トランジス タと、該第一及び第二のトランジスタのドレインにそれ ぞれ接続された負荷回路と、前記負荷回路と前記電源電 圧との間に設けられた電圧制御用トランジスタとを有 し、前記入力が第一または第二のインターフェースのい ずれかに対応するかを判定し、それに応じて前記電圧制 御用トランジスタのインピーダンスを高くまたは低くす 20 る電圧制御回路を更に有することを特徴とする。

【0015】上記発明では、負荷回路に印加される電圧 が、LVTTLの場合は内部電源と同等の電位となり、 SSTLの場合は外部電源と同等となる。従って、実質 的に、上記第一の発明と同等の回路を構成することがで きる。

【0016】上記の目的を達成する為に、第三の発明 は、固定電位のHレベル、Lレベル及びその中間の第一 のレファレンスレベルを有する第一のインターフェース の入力、または、電源電圧に応じて決められた第二のレ ファレンスレベル、Hレベル、Lレベルを有する第二の インターフェースの入力が供給され、前記入力と前記レ ファレンスレベルを比較して出力を生成するレベルイン ターフェース回路において、前記入力とレファレンスレ ベルがそれぞれのゲートに供給されソースが共通接続さ れた第一及び第二のトランジスタと、該第一及び第二の トランジスタのソース側に接続された電流源トランジス タと、該第一及び第二のトランジスタのドレインと前記 電源電圧との間にそれぞれ設けられた負荷回路とを有 し、前記入力が第一または第二のインターフェースのい 40 ずれかに対応するかを判定し、それに応じて前記電流源 トランジスタのインピーダンスを低くまたは高くする選 択回路を更に有することを特徴とする。

【0017】 LVTT Lに対しては、第一及び第二のト ランジスタの共通ソースノードが低めの電位となり、S STLに対しては同共通ソースノードが高めの電位とな り、それぞれのレファレンスレベルV ref に対して、第 一及び第二のトランジスタの動作範囲を最適な領域に保 つことができる。

[0018]

【発明の実施の形態】以下、本発明の実施の形態の例に

ついて図面に従って説明する。しかしながら、かかる実 施の形態例が本発明の技術的範囲を限定するものではな

【0019】図1は、本発明の実施の形態例のレベルイ ンターフェース回路を示す図である。この例では、LV TTLの入力INとレファレンスレベルV ref に対応し た第一のインターフェース回路IF1と、SSTLの入 カINとレファレンスレベルV ref に対応した第二のイ ンターフェース回路IF2とを有する。更に、外部から 与えられるレファレンスレベルVref を検出することに よりLVTTLの信号かSSTLの信号かを判定する判 定回路100と、その出力n10によりいずれか一方の インターフェース回路 IF1, IF2 を活性化するイン バータ101, NORゲート102, 103からなる選 択回路とを有する。NORゲート102, 103には、 入力イネーブル信号ENが入力として与えられる。

【0020】LVTTLの入力INとレファレンスレベ ルV ref に対応した第一のインターフェース回路 IF1 は、ゲートに入力INが与えられるN型トランジスタ1 11とゲートにレファレンスレベルV ref が与えられる N型トランジスタ112とがソース共通接続され、その ソース端子n1とグランドVssとの間に電流源トランジ スタ113が設けられる。また、ソース共通のトランジ スタ111, 112のゲートと内部電源Viiとの間に は、従来例と同様のP型トランジスタ109,110か らなる負荷回路が設けられる。この負荷回路はカレント ミラー回路を構成する。そして、トランジスタ111の ドレイン端子n11が、トランスファーゲートトランス ファー116, 117を介して出力端子〇UTに接続さ

【0021】一方、SSTLの入力INとレファレンス レベルV ref に対応した第二のインターフェース回路 I F2は、ゲートに入力INが与えられるN型トランジス タ106とゲートにレファレンスレベルV ref が与えら れるN型トランジスタ107とがソース共通接続され、 そのソース端子n2とグランドとの間に電流源トランジ スタ108が設けられる。また、ソース共通のトランジ スタ106、107のゲートと電源電圧Vccとの間に は、従来例と同様のP型トランジスタ104、105か らなる負荷回路が設けられる。この負荷回路はカレント ミラー回路を構成する。そして、トランジスタ106の ドレイン端子 n 1 2 が、トランスファーゲートトランス ファー114.115を介して出力端子〇UTに接続さ れる。

【0022】LVTTL/SSTL判定回路100は、 具体的回路は後述するが、外部から与えられるレファレ ンスレベルV ref を判定して、LVTTLの場合にLレ ベル、SSTLの場合にHレベルの出力nl0を生成す 50 る。従って、LVTTLが検出されると、出力nl0の Lレベルと入力イネーブル信号ENの活性化レベルのし レベルとにより、NORゲート103の出力がHレベル となり、トランジスタ113が導通し、LVTTL用の インターフェース回路IF1が活性化される。また、S STLが検出されると、出力n10のHレベルと入力イ ネーブル信号ENの活性化レベルのLレベルとにより、 NORゲート102の出力がHレベルとなり、トランジ スタ108が導通し、SSTL用のインターフェース回 路IF2が活性化される。

【0023】第一のインターフェース回路 IF1は、負 10 することは防止される。 荷回路のP型トランジスタ109、110のソースに外 部電源Vccの変動に依存しない固定の内部電源Viiが与 えられる。その結果、トランジスタ109、110と電 源トランジスタ113とのインピーダンス比を、共通ソ ースノードn1がLVTTLの入力INとレファレンス レベルV ref のレベルに最適なレベルになる様に設定す ることで、回路の動作マージンを最適にすることができ る。即ち、電源電圧Vccの変動に依存しない入力INと レファレンスレベルV ref に対して、同じく電源電圧V ccの変動に依存しない内部電源Viiを使用することで、 差動回路を構成するトランジスタ111、112のソー スノード n 1 も固定させることができ、トランジスタ1 11,112のゲートソース間電圧を最適にし、その動 作領域を最適な領域に維持することができる。更に、内 部電源Viiが固定電位にあるので、外部電源Vccを使用 する場合に比較して、トランジスタ111のドレインノ ードnllのHレベルとLレベルを、後段の内部のCM OS回路に整合したレベルにすることができる。

【0024】尚、第一のインターフェース回路IF1に外部電源Vccが接続されると、外部電源Vccの変動に伴い、トランジスタ111のドレインノードn11のレベルの変動し、後段のCMOS回路の閾値に整合しない出力となり好ましくない。

【0025】第二のインターフェース回路IF2は、負荷回路のP型トランジスタ104,105のソースに外部電源Vccが与えられる。外部電源Vccは、例えば仕様上は3.0V~3.6Vの変動が許容されている。外部電源Vccが上昇する場合は、負荷回路のトランジスタ104、105のインビーダンスが低下し、ソースノードnsは上昇する。その時、外部電源Vccから生成されるレファレンスレベルVrefと入力INのレベルも同様に上昇するので、差動動作するトランジスタ106,107のゲート・ソース間電圧は電源変動の影響を余り受けずに、最適な動作領域に維持される。その結果、トランジスタ106のドレインノードn12には、後段のCMOS回路の関値に整合した振幅の信号が生成される。

【0026】一方、外部電源Vccが下降する場合は、負 イネーブル信号ENが与えられる電流源トランジスタ2 荷回路のトランジスタ104、105のインピーダンス 08を設ける。更に、トランジスタ306,307のドが上昇し、ソースノードnsは下降する。その時、外部 レイン側に、P型トランジスタ304,305からなる電源Vccから生成されるレファレンスレベルVrefと入 50 負荷回路を接続する。ここまでの構成は、従来例と同等

8

カINのレベルも同様に下降するので、差動動作するトランジスタ106,107のゲート・ソース間電圧は電源変動の影響を余り受けずに、最適な動作領域に維持される。その結果、トランジスタ106のドレインノードn12には、後段のCMOS回路の関値に整合した振幅の信号が生成される。即ち、第二のインターフェース回路IF2は、外部電源Vccの変動に強い特性を有する。従来例で説明した様な、外部電源Vccの変動によりトランジスタ106,107が飽和したりカットオフしたりすることは防止される。

【0027】図2は、図1の実施の形態例の変形例である。図1と同じ部分には同じ引用番号を付している。この例では、入力端子I Nとインターフェース回路のトランジスタ106, 111 のゲートとの間に、CMOSトランスファーゲート120, 121, 122, 123が設けられ、LVTTL/SSTL判定回路100の出力10及びその反転信号で制御される。

【0028】判定回路100がLVTTLを検出して出 力n10をLレベルにすると、インバータ101の出力 20 はHレベルとなり、N型トランジスタ122とP型トラ ンジスタ123とが導通し、入力INは第一のインター フェース回路IF1のトランジスタ111のゲートに与 えられる。その時、トランジスタ120、121からな るトランスファーゲートが非導通状態になるので、入力 端子INのゲート容量は、トランジスタ106の分だけ 少なくなる。トランスファーゲートの接合容量は、ゲー ト容量に比較して小さいので、図2の例では、入力端子 INに接続される容量は、図1の例よりも少なくなる。 尚、トランスファーゲート116,117も、同様に判 定回路の出力により導通して、トランジスタ111のド レインノードn 11が出力端子OUTに接続される。 【0029】判定回路100がSSTLを検出して出力 n 1 0をHレベルにすると、トランスファー120, 1 21が導通し、入力端子INが第二のインターフェース 回路IF2のトランジスタ106のゲートに接続され、 第一のインターフェース回路 | F 1 のトランジスタ 1 1 1のゲートは切り離される。尚、トランスファーゲート 114,115も、同様に判定回路の出力により導通し て、トランスファー106のドレインノードn12が出 力端子OUTに接続される。

【0030】[第二の実施の形態例]図3は、本発明の第二の実施の形態例のレベルインターフェース回路を示す図である。この例は、ゲートに入力 I Nが与えられるトランジスタ306とゲートにレファレンスレベルV refが与えられるトランジスタ307とをソース共通接続し、そのソースノードnsとグランドVssとの間に入力イネーブル信号ENが与えられる電流源トランジスタ208を設ける。更に、トランジスタ304、305からなる負荷回路を接続する。ことまでの構成は、従来例と同等

である。

【0031】更に、本実施の形態例では、負荷回路のトランジスタ304,305のソースノードn31、n32と外部電源Vccとの間に、ソースノードn31,n32の電圧を制御する電圧制御用のP型トランジスタ302,303が設けられる。そして、トランジスタ302,303のゲートは、電圧制御回路301の出力n30で制御される。更に、電圧制御回路301は、LVTTL/SSTL判定回路100の出力n10により制御される。

【0032】今仮に、判定回路100がレファレンスレベルV ref からLVTTLを判定したとすると、電圧制御回路301の出力n30は、P型トランジスタ302,303が完全に導通しない動作範囲で動作するレベルに制御される。具体的には、出力n30のレベルに制御される。その結果、トランジスタ302,303はある程度の高いインピーダンスを有して導通し、ノードn31、n32は、外部電源Vccより低い電位に制御される。そのため、入力INとレファレンスレベルV refに20外部電源Vccの変動に依存しない固定電位が与えられる場合、外部電源Vccの変動による出力OUTへの影響を、抑えることができる。

【0033】逆に、判定回路100がレファレンスレベルV ref からSSTLを判定したとすると、電圧制御回路301の出力n30は、P型トランジスタ302,303が完全に導通するするレベルに制御される。具体的には、出力n30のレベルは、外部電源V ccから閾値電圧V th以上十分に低いレベル(例えばグランドレベル)に制御される。その結果、トランジスタ302,303のインピーダンスは低くなり、実質的に、ノードn31、n32は、外部電源V ccの電位に制御される。したがって、ノードn31,n32には、外部電源V ccの変動がそのまま伝えられる。

【0034】SSTLの場合は、入力INとレファレンスレベルV ref が外部電源V ccから決められているので、それらが外部電源V ccの変動と同様に変動しても、トランジスタ306、307の動作範囲が大きく変動することはない。この動作は、図1における第二のインターフェース回路IF2と全く同じである。

【0035】図4は、両インターフェースの判定回路の例を示す図である。との判定回路は、集積回路装置のレファレンスレベル端子42に供給されるレベルを、抵抗401、402で分割したノードn41のレベルと比較することにより、LVTTL又はSSTLの判別を行う。LVTTLのインターフェースの場合は、レファレンスレベル端子42には、外部電源Vccが供給されるか或いはフローティングになる。一方、SSTLのインターフェースの場合は、レファレンスレベル端子42には、外部からレファレンスレベルVrefが与えられる。

10

このレファレンスレベルVref は、外部電源Vccの45%の電位を有する。従って、ノードn41の電位を、SSTLのインターフェースの時に供給されるレファレンスレベルVref と外部電源Vccとの間に設定することで、トランジスタ405,406の差動回路により、端子42に与えられる電位を検出することができる。

【0036】尚、電流源トランジスタ407はゲートに外部電源Vccが与えられ、導通状態にある。また、トランジスタ403、404はカレントミラー回路構成の負荷回路である。トランジスタ406のドレイン端子がインバータ409、410を介して出力n10として出力される。

【 0 0 3 7 】 今仮に、LVTTLのインターフェースとすると、レファレンスレベル端子42は電源Vccかフローティング状態にあるので、プルアップ抵抗408により、トランジスタ406のゲートの電位は、レファレンス電位のノードn41よりも高くなる。従って、トランジスタ406のドレインはLレベルとなり、出力n10もLレベルとなる。

【0038】一方、SSTLのインターフェースとすると、レファレンスレベル端子42はレファレンスレベル
Vref が与えられるので、ノードn41よりも低くなり、トランジスタ406のドレインはHレベルとなり、出力n10もHレベルとなる。

【0039】かくして、判定回路100は、LVTTL の時は出力n10をLレベルにし、SSTLの時は出力n10をHレベルにする。

【0040】図5は、電圧制御回路301の例を示す図である。との回路では、判定回路100の判定出力n10に応じて、抵抗502と503による抵抗分割によりノードn50に生成した電位またはグランドVssを出力n30に供給する。即ち、判定回路100が、LVTTLのインターフェースを検出して出力n10をLレベルにすると、トランスファーゲート504、505が導通し、出力n30にノードn50の電位が出力される。一方、判定回路100が、SSTLのインターフェースを検出して出力n10をHレベルにすると、トランスファーゲート506、507が導通し、出力n30にグランド電位Vssが出力される。

40 【0041】そして、図3に戻り、出力n30がノードn50の中間的なレベルの時は、P型トランジスタ302、303はインピーダンスが高い導通状態に制御され、ノードn31,n32は、外部電源Vccの変動に応じて、ノードn50の電位も変動するので、のーどn31,n32は内部電源Vijと同等の固定電位となる。一方、出力n30がグランドVssの時は、P型トランジスタ302,303はインピーダンスが低い導通状態に制御され、ノードn31,n32は外部電源Vccと同じ電50位になる。

【0042】 [第三の実施の形態例] 図6は第三の実施の形態例のレベルインターフェース回路を示す図である。この例は、ゲートに入力 I Nが与えられるトランジスタ206とゲートにレファレンスレベルV ref が与えられるトランジスタ207とがソース共通接続され、そのソースノード n s に、LVTTL用の電流源トランジスタ208とSSTL用の電流源トランジスタ209を接続する。そして、トランジスタ206、207のドレインと外部電源Vccとの間に、P型トランジスタ204、205からなる負荷回路が設けられる。この負荷回 10路は、カレントミラー回路である。

【0043】更に、この例では、LVTTL/SSTL 判定回路100の判定出力n10により、電流源トランジスタ208と209が制御される。LVTTLのインターフェースが検出されるときは、出力n10がLレベルになり、入力イネーブル信号ENが活性状態のLレベルの時に、NORゲート202を介してトランジスタ208が導通する。一方、SSTLのインターフェースが検出されるときは、出力n10がHレベルになり、入力イネーブル信号ENが活性状態のLレベルの時に、NO 20Rゲート203を介してトランジスタ209が導通する。

【0044】そして、LVTTL用の電流源トランジスタ208の導通状態のインピーダンスは、SSTL用の電流源トランジスタ209の導通状態のインピーダンスよりも低くなるよう設計される。その結果、LVTTL用の電流源トランジスタ208が導通する場合は、ソースノードnsの電位が、SSTL用の電流源トランジスタ20が導通する場合よりも低くなる。この様に、ソースノードnsの電位が制御されることにより、それぞれ 30のインピーダンスに適応した差動トランジスタ206、207の動作を保障することができる。

【0045】即ち、インターフェースの仕様上は、LV TTLの場合のレファレンスレベルV ref は、既に述べた通り1.4 V固定である。一方、SSTLの場合のレファレンスレベルV ref は、 $3.0\sim3.6$ Vが許容される外部電源V cco $0.43\sim0.47$ 倍と規定されている。その為、SSTLの場合のレファレンスレベルV ref は、最高値で1.7 V、最低値で1.3 Vとなる。従って、総じて、SSTLの場合のレファレンスレベル 40 V ref ($1.7\sim1.3$ V)がLVTTLの場合のレファレンスレベル 7 ref (1.4 V) よりも高くなる。

12

【0046】その為、上記した第三の実施の形態例では、LVTTLの場合は、トランジスタ208を導通させて低いインピーダンスの電流源トランジスタとし、ソースノードnsの電位を低く設定する。一方、SSTLの場合は、トランジスタ209を導通させて高いインピーダンスの電流源トランジスタとし、ソースノードnsの電位を高く設定する。その結果、差動トランジスタ206、207のレファレンスレベルVrefとソースノードnsとの電位差は、それぞれのレファレンスレベルVrefの電位にかかわらず変動が少なくなる。その結果、レベルインターフェース回路の動作マージンを適正にすることができる。

[0047]

【発明の効果】以上説明した通り、本発明によれば、異なるインターフェースの入力信号及びレファレンスレベルV ref に対応して、動作マージンを適正に保って動作することができるレベルインターフェース回路を提供することができる。

【図面の簡単な説明】

0 【図1】本発明の実施の形態例のレベルインターフェース回路を示す図である。

【図2】図1の実施の形態例の変形例である。

【図3】本発明の第二の実施の形態例のレベルインターフェース回路を示す図である。

【図4】インターフェースの判定回路の例を示す図である。

【図5】電圧制御回路の例を示す図である。


【図6】本発明の第三の実施の形態例のレベルインターフェース回路を示す図である。


30 【図7】従来のレベルインターフェース回路の例を示す 図である。

【図8】インターフェースのLVTTLとSSTLのレベルの関係を示す図である。

【符号の説明】


I F 1		第一のインターフェース回路
I F 2		第二のインターフェース回路
106,	107	第一、第二のトランジスタ
108		電流源トランジスタ
111,	112	第三、第四のトランジスタ
113		電流源トランジスタ
100		判定回路
3 0 2	ዓ በ ዓ	雷圧制御トランジスタ






【図3】

第2の実施の形態例のレベルインターフェース回路



【図8】



【図6】

第3の実施の形態例のレベルインターフェース回路

